| 1. 導論:FPGA 之市場及應用
- 目前電子產品中使用FPGA之現況
- 未來發展趨勢分析
2. Verilog數位邏輯電路HDL Coding 實戰語法
- Verilog模組宣告
- ModelSim模擬器之使用
- Gate Level/Structure Level語法
- Data Flow語法
- RTL Level/Behavioral語法
- 邏輯運算元(Logical Operators)
- 數學運算元(Arithmetic Operators)
- 有限狀態機FSM語法
- 用在模擬中的語法
- 兼顧電路合成及模擬正確性的語法
- 建立Coding Style
- Lab : 設計/模擬RTL語法暫存器
- Lab : 設計/模擬RTL語法移位暫存器(Shift Register)
- Lab : 設計/模擬RTL語法多工器
- Lab : 設計/模擬紅綠燈FSM
3. Xilinx FPGA Architecture(Spartan3為主)
- FPGA總覽
- FPGA內部結構(嵌入式SRAM、硬體乘法器、DLL/DCM等等…)
- FPGA I/O及傳輸介面
- FPGA Configuration
4. ISE7.1使用方法及設計流程(以Digital Clock,8個LED跑馬燈及紅綠燈控制器為例)
- ISE7.1 總覽
- ISE Design Flow Introduction
- Synthesis/Map/Place&Route(SPR) introduction
- Timing Constraints UCF file introduction
- IP Core Generator introduction
- FPGA design synthesis in ISE7.1
- FPGA design Map in ISE7.1
- FPGA design Place&Route in ISE7.1
- FPGA design timing constraint in ISE7.1
- FPGA design speed/area optimization in ISE7.1
- 使用MXE III模擬器除錯
- Lab1 : 在實驗板上實作Digital Clock
- Lab2 : 使用ECS畫電路圖及ISE內建語法範例設計及模擬跑馬燈電路
(使用ISE內建TestBench Waveform GUI介面產生模擬測試向量)
- Lab3 : 完全使用RTL語法設計及模擬跑馬燈電路
(含使用手寫RTL模擬測試量)
- Lab4 : 使用ISE內建IP Core generator輔助設計及模擬跑馬燈電路
- Lab5 : Using DCMs (如何使用Spartan3-DCM)
- Lab6 : 在Spartan3實驗板上實作8個LED跑馬燈(DCM+除頻電路技巧)
* 導讀Spartan3 Starter Kit實驗板,以進行pin location的設定.
- Lab7 : 在Spartan3實驗板上實作紅綠燈電路(DCM+除頻電路技巧)
* 導讀Spartan3 Starter Kit實驗板,以進行pin location的設定.
5. FPGA 實例設計(Case Study)
- Lab1 : 使用FPGA實作電子碼錶StopWatch(Spartan3 Starter Kit實驗板)
- Lab2 : 在實驗板上實作PS/2 Keyboard controller+ UART, 並搭配Windows
Terminal軟體及PS/2鍵盤測試實作電路
[Advanced]
1. PCI 規格及電路訊號介紹
- PCI Spec2.2 introduction
- PCI 訊號用途及時序
- PCI Configuration Space
- PCI Commands
- PCI Memory/IO Space
- PCI Master/Slave/DMA
- Others
2. Opensource PCI IP Core introduction
- Opensource PCI IP Core design architecture
- Opensource Bus Standard Wishbone introduction
- Opensource PCI with Xilinx SRAM FIFO implementation
- Configuration for Opensource PCI Target
3. Xilinx FPGA PCI介面串列卡實作
- Opensource UART IP design architecture
- Integrate Opensource PCI IP with UART IP
- Write Testbench/Stimulus for PCI UART design
- Functional Simulation of Opensource PCI interface
UART
- Implementation Opensource PCI interface UART on Xilinx
FPGA demo board
- Timing Simulation of Opensource PCI interface UART
- Configuration and Download of PCI UART bitstream
- Lab1 : Opencore GPIO simulation
- Lab2 : Opencore I2C simulation
- Lab3 : Opencore UART simulation
- Lab4 : PCI UART/PWM/GPIO/I2C design implementation
and simulation
* RTL (Behavioral)simulation
* Implementation on Spartan2 PCI board
* Timing(Post-Place&Route) simulation
- Lab5: 使用實驗板測試PCI interface UART卡及GPIO/TIMER功能 |
